门控时钟单元缺少标注导致程序无法识别

[pppwaw]

Synopsys DC 等综合软件通常需要识别到 clock_gating_integrated_cell clock_gate_out_pin 等attribute才能将对应的单元识别为门控时钟从而正确计算功耗与插入，然而这一工艺库似乎并没有做相应处理，导致综合软件无法正确识别ICG单元，希望能够修复。

另外，部分单元如 DFFSRQX1H7R DFFSRX0P5H7R 等虽然存在于库中却不存在于 verilog 行为模型文件中，导致综合软件无法正确综合，也希望能够进行补全。

以及，我了解到似乎还存在一个 H9 的版本，补全了上述单元，请问该版本有对外发布的计划吗？

[myyerrol]

您好，关于您提到的H9版本，我们内部讨论下。